MIPI DSI Video Host Example Design

上海安路信息科技股份有限公司

APUG043（v1.0）2021 年 11 月

目 录

目 录 1

1 概述 2

2 功能描述 3

2.1 设计框架 3

2.2 时钟设计说明 4

2.3 各模块设计说明 5

2.3.1 Video Source 模块设计说明 5

2.3.2 RGB 24bit to 32bit 模块设计说明 6

2.3.3 DSI Video Packet 模块设计说明 8

2.3.4 Display Configure 模块设计说明 10

3 开发环境 13

4 移植流程 14

5 资源消耗与最大频率 18

6 工程文件信息 19

7 参考文档 20

版本信息 21

免责声明 21

1 概述

MIPI DSI 定义了主机处理器和显示模块之间的高速串行接口。该接口能够使显示器实现高性能、低功耗和低电磁干扰，同时减少引脚数量并保持不同供应商之间的兼容性。设计人员可以使用 MIPI DSI 传输绚丽色彩的图像和视频，并支持立体内容的传输。

MIPI DSI 有两种操作模式：

- Command 模式：采用发送命令和数据到具有显示缓存的控制器，主机通过命令间接控制外设，
- Video 模式：主机和外设的传输采用实时像素流，这种模式只能以高速模式传输，为减少复杂性和节约成本，Video 模式数据传输是单向的。

本文档描述了基于 EG4 电阻网络型 D-PHY 的 MIPI DSI Video Host 参考设计，通过点亮一块 1200*1920 60 帧 LCD 显示屏验证了设计的可行性以及可靠性，每条数据线的线速率达到了 1Gbps。

2 功能描述

2.1 设计框架

MIPI DSI Video Host 设计框架如图 2-1 所示。



图 2-1 MIPI DSI Video Host 设计框架

MIPI DSI Video Host 里面包含了三部分：

1) 视频数据处理部分：这部分包括视频源产生模块 Video Source、RGB 24bit 转 32bit 模块和 DSI 打包模块 DSI Video Packet，RGB 数据经过打包模块之后转换为符合 DSI 协议的包数据，然后通过 D-PHY Transmitter 的 HS 通道发送出去。

2) 显示屏的配置部分：显示屏在工作的时候需要配置其内部的寄存器来设置各种显示模式，Display Configrue 模块内部有一个 ROM，用户事先将配置数据写入到 ROM 中，然后在上电的时候 Display Configure 会从 ROM 中把配置数据读出并打包通过 D-PHY Transmitter 的 LP 通道发送出去。

3) DSI 物理层：DSI 物理层负责把 HS 通道和 LP 通道传过来的数据流转换为串行数据发送出去，DSI 物理层详细设计见 APUG029。



图 2-2 视频数据流处理流程

视频数据的处理流程示意图如图 2-2 所示，视频源产生的 24bit RGB 数据经过 RGB 24bit to 32bit 模块转换为 32bit，然后经过 DSI 打包模块 DSI Video Packet 在数据流的头和尾分别加上数据帧头和 CRC 校验数据，最后传输给 D-PHY Transmitter，分发给每条数据 lane。

2.2 时钟设计说明

时钟框架如图 2-3 所示，外部输入的时钟作为 PLL 的参考时钟 ref_clk，PLL 输出五个时钟。视频数据处理部分采用 hs_clk，显示屏配置部分采用 lp_clk，D-PHY Transmitter 的 HS 串行发送部分还需要 hs_clk_x2、hs_clk_x4 和 hs_clk_x4_90d 这三个时钟作为位宽转换时钟和串行发送时钟。



图 2-3 时钟框架

2.3 各模块设计说明

2.3.1 Video Source 模块设计说明

Video Source 模块会输出测试的视频数据，包含 10 种测试画面，以 2 秒的间隔循环播放。测试画面的播放顺序如图 2-4 所示。



图 2-4 测试画面播放顺序

Video Source 模块的参数说明如表 2-1 所示，通过设置这些参数来得到不同分辨率的测试图像。

表 2-1 Video Source 模块参数

参数	默认值	说明
HTOTAL	1340	一行总长度，包括行消隐和行有效，单位为时钟个数
HSA	24	行同步脉冲宽度，单位为时钟个数
HBP	56	行显示后沿，单位为时钟个数
HFP	60	行显示前沿，单位为时钟个数
VTOTAL	1944	总列数，包括场消隐和场有效部分，单位为图像行数
VSA	2	场同步脉冲宽度，单位为图像行数
VBP	14	场显示后沿，单位为图像行数
VFP	8	场显示前沿，单位为图像行数

Video Source 模块输出的视频时序如图 2-5 所示，HSYNC、VSYNC 和 DE 信号都是高电平有效，如果需要驱动不同分辨率的显示屏，需要根据显示屏的显示时序去修改表 2-1 中的参数。



图 2-5 视频输出时序

Video Source 模块的接口信号如表 2-2 所示。

表 2-2 RGB 24bit to 32bit 模块接口信号

接口名称	方向	时钟域	描述
I_clk	in	I_clk	处理时钟
I_rst	in	NA	异步复位信号，高电平有效
I_config_done	in	I_clk	显示配置完成信号，此信号为低时模块没有输出
O_rgb24b_vsync	in	I_clk	输出图像场同步信号，高电平有效
O_rgb24b_hsync	in	I_clk	输出图像行同步信号，高电平有效
O_rgb24b_de	in	I_clk	输出图像数据有效信号，高电平有效
O_rgb24b_data [23:0]	in	I_clk	输出图像数据，R:[23:16],G:[15:8],B[7:0]

2.3.2 RGB 24bit to 32bit 模块设计说明

由于 D-PHY 输出的是 4 条数据线，因此 HS 接收的并行数据位宽为 32，其中 bit[7:0]对应 lane0,bit[15:8]对应 lane1，bit[23:16]对应 lane2，bit[31:24]对应 lane3。因此需要把视频源输出的 24bit rgb 数据转换为 32bit，方便后续打包处理，处理流程如图 2-6 所示。



图 2-6 RGB24bit 转 32bit 示意图

模块参数说明如表 2-3 所示：

表 2-3 RGB 24bit to 32bit 模块参数

参数	可选值	默认值	说明
H_ACTIVE	1-65536	800	输入图像数据一行的有效像素个数

H_ACTIVE 参数

H_ACTIVE 参数设定输入图像数据一行的有效像素个数，例如输入图像的分辨率为 800*1280，即一行像素个数为 800，一帧图像有 1280 行，那么 H_ACTIVE 的值设定为 800。由于 24bit 转换为 32bit 不做处理的情况下输出数据会出现中断，为了保证输出数据的连续性，会先缓存一些数据，然后在读出进行转换，输入数据的长度不同，那么缓存数据的深度也不同，因此需要通过 H_ACTIVE 参数来计算缓存数据的深度。

模块接口信号如表 2-4 所示，

表 2-4 RGB 24bit to 32bit 模块接口信号

接口名称	方向	时钟域	描述
I_clk	in	I_clk	处理时钟
I_rst	in	NA	异步复位信号，高电平有效
I_vsync	in	I_clk	输入图像场同步信号，高电平有效
I_hsync	in	I_clk	输入图像行同步信号，高电平有效
I_de	in	I_clk	输入图像数据有效信号，高电平有效
I_data[23:0]	in	I_clk	输入图像数据，R:[23:16],G:[15:8],B[7:0]
O_vsync	out	I_clk	输出图像场同步信号，高电平有效
O_hsync	out	I_clk	输出图像行同步信号，高电平有效
O_de	out	I_clk	输出图像数据有效信号，高电平有效
O_data[31:0]	out	I_clk	输出图像数据

模块接口信号的时序如图 2-7 所示：



图 2-7 RGB24bit 转 32bit 接口时序图

输入信号 VSYNC 和 HSYNC 可以是长周期电平也可以是单周期脉冲，输出的 VSYNC 和 HSYNC 信号是单周期脉冲，输出 DE 信号的长度为 H_ACTIVE*3/4，输出的 VSYNC、HSYNC 和 DE 相较于输入的 VSYNC、HSYNC 和 DE 的上升沿都有一个延时 DELAY，长度为：

$$\mathrm{DELAY} = \mathrm{H_ACTIVE} - \mathrm{H_ACTIVE} * 3/4$$

2.3.3 DSI Video Packet 模块设计说明

DSI Video Packet 模块是将接收到的图像数据根据 DSI 协议进行打包，DSI 的包结构分为长包和短包，短包包括一个字节的 DATA ID，两个字节的有效数据以及一个字节的 ECC 数据，总长度为 4 个字节。长包有两部分，第一个部分是包头，包括一个字节的 DATA ID，两个字节的数据长度 Word Count（WC）以及一个字节的 ECC 数据，后面紧跟的就是有效数据部分，数据长度和包头的 WC 保持一致，最后还要加上两个字节的 CRC 校验数据，DSI 的包结构见图 2-8、2-9 所示。



图 2-8 DSI 短包结构



图 2-9 DSI 长包结构

DSI Video 模式有三种，分别为 Non-Burst Mode with Sync Pulses、Non-Burst Mode with Sync Events 和 Burst mode，其中 Non-Burst Mode with Sync Pulses 模式可以准确重建原始视频的时序，包括同步脉冲宽度；而 Non-Burst Mode with Sync Events 模式不需要精确重建同步脉冲宽度，这种模式设计最为简单有效，因此 DSI Video Packet 模块采用的模式是 Non-Burst Mode with Sync Events，当输入图像的 VSYNC 上升沿和 HSYNC 上升沿到来的时候发送数据短包，当图像的有效数据到来的时候，发送 RGB 数据长包，其他时间 mipi 数据线处于 LP 模式，如图 2-10 所示。



图 2-10 Non-Burst Mode with Sync Events 时序

DSI Video Packet 模块参数说明如表 2-3 所示，

表 2-5 DSI Video Packet 模块参数

参数	可选值	默认值	说明
H_ACTIVE	1-65536	800	输入图像数据一行的有效像素个数

H_ACTIVE 参数

H_ACTIVE 参数设定输入图像数据一行的有效像素个数，例如输入图像的分辨率为 800*1280，即一行像素个数为 800，一帧图像有 1280 行，那么 H_ACTIVE 的值设定为 800。这个参数的作用是计算长包数据的 Word Count 值。

DSI Video Packet 模块接口信号如表 2-6 所示：

表 2-6 DSI Video Packet 模块接口信号

接口名称	方向	时钟域	描述
I_clk	in	I_clk	处理时钟
I_rst	in	NA	异步复位信号，高电平有效
I_vsync	in	I_clk	输入图像场同步信号，高电平有效
I_hsync	in	I_clk	输入图像行同步信号，高电平有效
I_de	in	I_clk	输入图像数据有效信号，高电平有效
I_data[31:0]	in	I_clk	输入图像数据
O_hs_en	out	I_clk	输出打包后的数据有效信号
O_hs_data[31:0]	out	I_clk	输出打包后的数据
O_hs_last	out	I_clk	输出打包后的数据有效 last 信号

2.3.4 Display Configure 模块设计说明

Display Configure 模块是用来配置显示屏内部的寄存器，设置显示模式。Display Configure 模块的设计框架如图 2-11 所示。



图 2-11 Display Configure 设计框图

Display Configure 模块内部分为三个部分：指令池 instruction rom、取指模块 instruction fetch 和执行模块 instruction execution。

instruction rom：内部是一个只读 rom，通过 mif 文件事先把配置指令装载进去；

instruction fetch：取指模块，根据设定好的指令集从指令池中按顺序取出指令；

instruction execution：执行模块，根据取指模块传输过来的数据进行处理，生成相应的数据和

控制信号。

考虑到各类显示屏配置流程的兼容性，一共设计了 5 条指令，可以满足绝大部分应用场景，如表 2-7 所示。

表 2-7 配置指令

序号	指令类型	数据长度	指令编码
1	长包指令	>2Byte	8’ h01
2	短包指令 1	2Byte	8’ h02
3	短包指令 2	1Byte	8’ h03
4	延时指令	4Byte	8’ h04
5	结束指令	0Byte	8’ h05

各个指令的数据结构如图 2-12 所示，

1) 长包指令：当配置数据大于 2 个字节的时候，需要采用长包指令，长包指令第一个字节为指令编码 8'h01，第二个字节为数据长度 WC，表明后面跟随数据的长度，最大支持的数据长度为 255，后面的数据为实际配置数据。

2) 短包指令 1：当配置数据等于 2 个字节的时候，需要采用短包指令 1，短包指令 1 的第一个字节为指令编码 8'h02，后面两个字节为实际配置数据。

3) 短包指令 2：当配置数据等于 1 个字节的时候，需要采用短包指令 2，短包指令 2 的第一个字节为指令编码 8'h02，后面一个字节为实际配置数据。

4) 延时指令：延时指令提供了最大 32 位的延时计数器，当取指模块取出的指令为延时指令时，会把后面跟随的 32 位延时值交由执行模块，执行模块内部会启动一个计数器，当计数器的值达到延时指令所设定的延时值时，延时指令执行完毕，产生再读脉冲，使得取指模块继续取指。延时指令设定的延时时间取决于主时钟的周期以及设定的延时值，比如主时钟的频率为 20Mhz，延时值 delay 设定为 1000000，那么所设定的延时时间为 50ns*1000000=50ms。

5) 结束指令：结束指令没有额外的参数，只有一个字节的指令编码，当取指模块取出的指令为结束指令时，则判定配置流程结束，整个配置模块被挂起，除非重新上电或者触发复位。



图 2-12 指令结构示意图

从上述描述的指令可以看出，取指模块会根据指令类型判断后续跟随的数据长度，以此来决定从 rom 中读出多少个数据，同时整个配置流程的结束依赖于结束指令的读取，因此无需在取指模块中指定指令池中装载指令的数量。这样的好处是对于配置不同的显示屏，修改配置参数的时候无需修改代码，只需要修改 mif 文件中的指令。

图 2-13 展示了如何去移植配置数据到 mif 文件中，左侧是一个典型的 C 代码屏幕配置程序，右侧是转换后的配置指令。



图 2-13 指令转换示意图

Display Configure 模块接口信号如表 2-8 所示，

表 2-8 Display Configure 模块接口信号

接口名称	方向	时钟域	描述
I_clk	in	I_clk	处理时钟
I_rst	in	NA	异步复位信号，高电平有效
I_config_start	in	I_clk	配置开始信号，上升沿有效
O_config_done	out	I_clk	配置结束信号，配置完成后此信号拉高不变
O_lp_tx_valid	out	I_clk	输出给 D-PHY LP 通道数据有效信号
O_lp_tx_last	out	I_clk	输出给 D-PHY LP 通道数据 last 信号

接口名称	方向	时钟域	描述
O_lp_tx_data[7:0]	out	l_clk	输出给 D-PHY LP 通道数据
l_lp_tx_ready	in	l_clk	D-PHY LP 通道输出的准备信号

3 开发环境

开发环境介绍见表 3-1。

表 3-1 开发环境表

器件	EG4S20CG324
开发板	VIDEO_DEMO-V1.0
显示屏分辨率	1200*1920 60fps
mipi lane	4 lane
线速率	1Gbps
D-PHY 类型	电阻网络型

实际效果如图 3-1 所示。



图 3-1 实际效果图

4 移植流程

上述章节描述了如何驱动一块 1200*1920 分辨率的显示屏，如果要驱动其他型号的显示屏，需要对工程进行移植，本章节描述了工程的移植流程。**需要注意的是，本例程里面 DSI 打包模块输出的视频长包数据是 RGB888 格式，因此需要配置显示屏为 RGB888 格式接收才能够正常显示，因此对于其他格式的接收例如 YUV 格式，需要修改工程代码，不适用以下的移植流程。**



图 4-1 移植流程图

移植流程如图 4-1 所示：

1) 修改 PLL IP： 修改 PLL 输出时钟的频率，需要根据显示屏的分辨率来计算视频处理部分的主时钟频率。举例来计算 PLL 的输出时钟频率。对于 1200x1920 分辨率屏幕的 HTOTAL 为 1340，VTOTAL 为 1944，帧率 FPS 为 60 帧，那么 24 位下像素时钟的频率计算如下：

$$\mathrm{PCLK_{24b}} = \mathrm{HTOTAL} \times \mathrm{VTOTAL} \times \mathrm{FPS}$$

$$\mathrm{PCLK_{24b}} = 1340 \times 1944 \times 60 = 156297600 \approx 156\mathrm{MHz}$$

根据计算结果可知像素时钟频率为156MHz，这个频率是在24位下的结果，由于Video Source、RGB 24bit to 32bit、DSI Video Packet 和 D-PHY Transmitter 都是采用 32 位数据下的时钟，因此换算到 32 位下的时钟频率为：

$$\mathrm{PCLK_{32b}} = 3\mathrm{PCLK_{24b}}/4 = 3 \times 156 \div 4 = 117\mathrm{MHz}$$

由于 D-PHY Transmitter 发送图像数据的时候是通过高速模式发送的，高速模式在发送数据时会加入 LP 切换时序，因此会增加一帧图像数据传输的时间。所以实际的像素时钟频率要比 32 位下的时钟频率高，比 24 位下的时钟频率低，如下：

$$\mathrm{PCLK_{32b}} < \mathrm{PCLK_{total}} < \mathrm{PCLK_{24b}}$$

$$117\mathrm{MHz} < \mathrm{PCLK_{total}} < 156\mathrm{MHz}$$

所以最后的实际像素时钟大于 117MHz，小于 156MHz，在这个范围内取不同时钟频率进行试验，最终实际测试可以正常显示的时钟频率为 130MHz，因此 D-PHY Transmitter HS 发送部分的时钟频率如表 4-1 所示。

表 4-1 D-PHY Transmitter HS 时钟频率

时钟	频率	相位
hs_clk	130MHz	0
hs_clk_x2	260MHz	0
hs_clk_x4	520MHz	0
hs_clk_x4_90d	520MHz	90

LP 发送时钟 lp_clk 的频率一般低于 20MHz 即可，默认是 10MHz，可不做修改。确认好所有的时钟频率之后就可以在 PLL 的 IP generator 里面修改输出频率，如图 4-2 所示。



图 4-2 修改 PLL 输出频率

上述是针对 1200x1920 分辨率屏幕的计算过程，对于其他屏幕可以把实际分辨率带入按上述流程计算修改即可。

2) 修改 Video Source 模块参数：对于不同分辨率的显示屏，需要修改 Video Source 模块的参数来生成匹配的视频源。图 4-3 展示了一个视频传输的标准时序，根据标准时序计算 Video Source 模块的参数计算如下：

$$HTOTAL = Hactive + Hfront + Hsync + Hback$$

$$HSA = Hsync$$

$$HBP = Hback$$

$$HFP = Hfront$$

$$VTOTAL = Vactive + Vfront + Vsync + Vback$$

$$VSA = Vsync$$

$$VBP = Vback$$

$$VFP = Vfront$$



图 4-3 视频时序

计算完所有视频参数之后修改位于顶层 video source 模块的 parameter 参数即可，如图 4-4 所示，具体每个参数的意义见 2.3.1 章节的图 2-5。

```
video_source #(
    .HTOTAL ( 1340 ),
    .HSA    ( 24   ),
    .HBP    ( 56   ),
    .HFP    ( 60   ),

    .VTOTAL ( 1944 ),
    .VSA    ( 2    ),
    .VBP    ( 14   ),
    .VFP    ( 8    )
)u_video_source(
    .I_clk          ( S_clk         ),
    .I_rst          ( S_rst         ),

    .I_config_done  ( S_config_done ),

    .O_rgb24b_vsync ( S_24b_vsync   ),
    .O_rgb24b_hsync ( S_24b_hsync   ),
    .O_rgb24b_de    ( S_24b_de      ),
    .O_rgb24b_data  ( S_24b_data    )
);
```

图 4-4 Video Source 模块参数修改

3) 修改 RGB 24bit to 32bit 模块参数：需要修改该模块的 H_ACTIVE 参数，这个参数指的是图像一行数据的有效长度，例如对于 1200x1920 分辨率的图像，H_ACTIVE 为 1200，修改内容如图 4-5 所示。

```
rgb_24b_to_32b #(
    .H_ACTIVE (1200)
)u_rgb_24b_to_32b(
    .I_clk    ( S_clk        ),
    .I_rst    ( S_rst        ),

    .I_vsync  ( S_24b_vsync  ),
    .I_hsync  ( S_24b_hsync  ),
    .I_de     ( S_24b_de     ),
    .I_data   ( S_24b_data   ),

    .O_vsync  ( S_32b_vsync  ),
    .O_hsync  ( S_32b_hsync  ),
    .O_de     ( S_32b_de     ),
    .O_data   ( S_32b_data   )
);
```

图 4-5 RGB 24bit to 32bit 模块参数修改

4) 修改 DSI Video Packet 模块参数：需要修改该模块的 H_ACTIVE 参数，这个参数指的是图像一行数据的有效长度，例如对于 1200x1920 分辨率的图像，H_ACTIVE 为 1200，修改内容如图 4-6 所示。

```
dsi_video_mode_packet #(
    .H_ACTIVE (1200)
) u_dsi_video_mode_packet(
    .I_clk      ( S_clk       ),
    .I_rst      ( S_rst       ),

    .I_vsync    ( S_32b_vsync ),
    .I_hsync    ( S_32b_hsync ),
    .I_de       ( S_32b_de    ),
    .I_data     ( S_32b_data  ),

    .O_hs_en    ( S_hs_en     ),
    .O_hs_data  ( S_hs_data   ),
    .O_hs_last  ( S_hs_last   )
);
```

图 4-6 DSI Video Packet 模块参数修改

5) 修改 Display Configure 模块内部 rom 的 mif 文件：rom 的例化层次为 top/display_config_wrapper/instruction_rom，如图 4-7 所示。



图 4-7 rom 的例化层次

rom 里面的 mif 文件的位置在…/user_source/hdl_source/display_config/config_data.mif，找到这个文件然后按照 2.3.4 章节所描述的移植方式去修改 mif 文件中指令的内容。

6) 修改 D-PHY Transmitter 模块参数：D-PHY Transmitter 模块的详细说明见 APUG029，一般来说可以不做修改。

5 资源消耗与最大频率

MIPI DSI Video Host 的资源消耗见图 5-1。

Utilization Statistics	Consume	Total	Ratio
#lut	1260	19600	6.43%
#reg	1068	19600	5.45%
#le	1574		
#dsp	0	29	0.00%
#bram	6	64	9.38%
#bram32k	2	16	12.50%
#pad	22	210	10.48%
#pll	1	4	25.00%
#gclk	6	16	37.50%

图 5-1 资源消耗

最大频率见图 5-2。

Timing group statistics:

Clock constraints:

Clock Name	Min Period	Max Freq	Skew	Fanout	TNS
clk_130m (151.515MHz)	6.592ns	151.699MHz	0.399ns	332	0.000ns
clk_10m (10.000MHz)	8.460ns	118.203MHz	0.211ns	270	0.000ns
clk_260m (303.000MHz)	1.647ns	607.000MHz	0.399ns	16	0.000ns

图 5-2 最大频率

6 工程文件信息

本示例工程提供如下文件。

表 6-1 文件信息

参数	说明
Reference Design	Yes
RTL Language	Verilog
Test bench	N/A
Test bench Format	N/A
Simulation	N/A
C	N/A
IP Model	N/A
Project Platform	Yes
TD Soft Version	TD5.6.2-71036

7 参考文档

[1] MIPI DSI Specification 1.3.1

[2] MIPI Alliance Specification for D-PHY 1.00.00

版本信息

日期	版本	修订记录
2021.11.5	1.0	首次发布中文版

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。